<progress id="clyrh"></progress>
根據客戶需求或設計規格書，綜合運用基于EDA軟件的應用級開發、納米級工藝定制版圖設計、基于FPGA的IP和集成電路產品驗證、高適應性通用基礎IP等自主研發形成的核心技術，進行電路設計和驗證、版圖設計和驗證；通過現有技術檢索及篩查、風險審核及控制等手段，防范設計成果侵權；最終完成流片、封裝及測試等環節，并將成品交付客戶。
根據客戶提供的技術規格書，電路原理圖，版圖設計和驗證規則，完成定制版圖的設計和驗證。
版圖數據中完成布局布線后會總會留有一定的單元空白區。一般情況下這些空白區域都會被設計者用dummy單元進行填充，這些dummy單元和其他空白的走線區域極有可能被利用進行木馬植入或者FIB物理攻擊。
安全優化設計將為版圖加入一個防篡改識別電路，用于檢測是否版圖中被植入了木馬。一旦版圖被篡改并植入了木馬，則防篡改電路會立刻發現變化。
不同于簡單的dummy單元的填充，安全優化設計會將單元空白區域用有邏輯意義的單元進行填充，并將這些填充單元利用空白走線區域進行連接形成若干個有具體邏輯意義的防篡改電路。如果芯片中被植入了木馬，那么必定防篡改電路的功能會發生變化，通過芯片流片后的安全測試就能檢測出來。對于防篡改電路的加固是在原有設計版圖完成的情況下進行，因此不會對原有設計產生干擾。
此外，利用安全加固EDA軟件，通過在芯片的頂層進行有源金屬屏蔽層的生成，可以有效的對抗FIB修改的侵入方式。
根據客戶提供的設計要求，綜合運用IC安全可信設計、基于EDA軟件的應用級開發、基于FPGA的IP和集成電路產品驗證等自主研發形成的核心技術，進行電路和版圖的可靠性加固設計和驗證，并最終交付設計驗證完成的電路、版圖和驗證過程數據。